串擾在高速高密度的 PCB 設計中普遍存在, 串 擾對系統的影響一般都是負面的。為減少串擾, 相當 基本的就是讓干擾源網(wǎng)絡(luò )與**擾網(wǎng)絡(luò )之間的耦合 越小越好。在高密度復雜 PCB 設計中完全避免串擾 是不可能的, 但在系統設計中設計者應該在考慮不 影響系統其它性能的情況下, 選擇適當的方法來(lái)力 求串擾的相當小化。結合上面的分析, 解決串擾問(wèn)題 主要從以下幾個(gè)方面考慮:
1) 在布線(xiàn)條件允許的條件下, 盡可能拉大傳輸 線(xiàn)間的距離; 或者盡可能地減少相鄰傳輸線(xiàn)間的平 行長(cháng)度( 累積平行長(cháng)度) , 相當好是在不同層間走線(xiàn)。
2) 相鄰兩層的信號層( 無(wú)平面層隔離) 走線(xiàn)方 向因該垂直, 盡量避免平行走線(xiàn)以減少層間的串擾。
3) 在確保信號時(shí)序的情況下, 盡可能選擇轉換 速度低的器件, 使電場(chǎng)與磁場(chǎng)的變化速率變慢, 從而降低串擾。
4) 在設計層疊時(shí), 在滿(mǎn)足特征阻抗的條件下, 應使布線(xiàn)層與參考平面( 電源或地平面) 間的介質(zhì) 層盡可能薄, 因而加大了傳輸線(xiàn)與參考平面間的耦 合度, 減少相鄰傳輸線(xiàn)的耦合。
5) 由于表層只有一個(gè)參考平面, 表層布線(xiàn)的電 場(chǎng)耦合比中間層的要強, 因而對串擾較敏感的信號 線(xiàn)盡量布在內層。
6) 通過(guò)端接, 使傳輸線(xiàn)的遠端和近端終端阻抗 與傳輸線(xiàn)匹配, 可大大減小串擾的幅度。
相關(guān)鏈接：http://www.sprintpcb.com/
